XiDSP · Datasheet Spec
XiDSP 产品规格书
车规级音频 DSP · 完整技术参数与接口定义
文档编号：D2-P2-SPEC-001 · 版本：v1.0 · 发布：2026-05-05
每一个参数都可被设计引用 · 每一项指标都可被测试验证
XiDSP 产品规格书
摘要
本文档是 XiDSP 系列芯片（D1 / D2 / D3 / D4 / A1）的完整技术规格书（Datasheet 风格），面向硬件工程师、固件工程师、客户集成人员。
规格为芯片量产目标值，最终以 tapeout 回片测试数据与 Datasheet 正式发布版为准。
关键约束
- 芯片流片后不可修改：所有规格数字在 tapeout 前冻结
- 所有接口协议需通过 XiTest 完整回归
- 本规格书与 XiDSP PRD 保持双向一致
1. 概述
1.1 产品分类
| 型号 |
Die 代号 |
制程 |
封装 |
状态（2026-05） |
| XiDSP-D1 |
Xi-D1 |
SMIC 28HPC |
LQFP-64 / BGA-100 |
设计中（RTL 冻结目标 2026 Q2） |
| XiDSP-D2 |
Xi-D2 |
22FDX |
BGA-196 |
预研（2027 Q3 tapeout） |
| XiDSP-D3 |
Xi-D3 |
22FDX |
BGA-256 |
规划（2028） |
| XiDSP-D4 |
Xi-D4 |
16FF+ |
BGA-324 |
规划（2029） |
| XiDSP-A1 |
Xi-A1 |
16FF+ |
BGA-400 |
预研（2029） |
1.2 系列能力对照
| 能力 |
D1 |
D2 |
D3 |
D4 |
A1 |
| DSP 核心数 |
1 |
2 |
4 |
8 |
1 + NPU |
| MIPS |
300 |
1200 |
3000 |
6000 |
AI TOPS 级 |
| 片上 SRAM |
256 KB |
1 MB |
4 MB |
8 MB |
16 MB |
| I²S 通道 |
8+8 |
16+16 |
32+32 |
64+64 |
8+8 |
| 采样率上限 |
192 kHz |
192 kHz |
384 kHz |
768 kHz |
48 kHz |
| AI 协处理器 |
❌ |
可选 |
✅ |
✅ |
✅（NPU 主） |
| ISO 26262 |
— |
ASIL-B |
ASIL-B |
ASIL-D |
ASIL-B |
2. XiDSP-D1 规格（首发型号 · 详细）
2.1 电气特性
供电
| 参数 |
Min |
Typ |
Max |
单位 |
说明 |
| VDD 核心 |
0.95 |
1.0 |
1.05 |
V |
DSP 核心供电 |
| VDD IO |
2.97 |
3.3 |
3.63 |
V |
I/O 供电 |
| VDD PLL |
1.71 |
1.8 |
1.89 |
V |
PLL 专用 |
| VDD Flash |
1.71 |
1.8 |
1.89 |
V |
外部 Flash 接口 |
| 启动时间 |
— |
50 |
100 |
ms |
上电至可工作 |
功耗
| 模式 |
D1 |
单位 |
条件 |
| 全速运行 |
500 |
mW |
400 MHz · 25°C · 8ch I²S 满载 |
| 半速运行 |
280 |
mW |
200 MHz |
| 空闲 |
50 |
mW |
时钟门控 |
| 深度睡眠 |
2 |
mW |
仅唤醒逻辑 |
| 关机 |
10 |
µA |
仅备份寄存器 |
环境
| 参数 |
Min |
Max |
单位 |
说明 |
| 工作温度（Ta） |
-40 |
+105 |
°C |
AEC-Q100 Grade 2 |
| 存储温度 |
-55 |
+150 |
°C |
|
| 结温（Tj） |
— |
+125 |
°C |
|
| 湿度 |
— |
85% |
RH |
非凝结 |
2.2 DSP 核心架构
graph TB
PC[PC 寄存器] --> Fetch[指令取指]
Fetch --> Decode[VLIW 译码器<br/>4 issue/cycle]
Decode --> ALU1[ALU 1]
Decode --> ALU2[ALU 2]
Decode --> MAC1[MAC 乘加 1]
Decode --> MAC2[MAC 乘加 2]
ALU1 & ALU2 & MAC1 & MAC2 --> RF[寄存器堆<br/>32×32 bit]
RF --> LSU[Load/Store 单元]
LSU --> DCache[D-Cache 32KB]
Fetch --> ICache[I-Cache 16KB]
DCache & ICache --> SRAM[片上 SRAM 256KB]
class PC,Fetch,Decode xyL0
class ALU1,ALU2,MAC1,MAC2 xyL3
class RF,LSU xyL2
class DCache,ICache xyL1
class SRAM xyL4
| 特性 |
D1 规格 |
| 架构 |
32-bit VLIW DSP，4-issue |
| 主频（typical） |
400 MHz |
| 指令集 |
自研 ISA（XiDSP-ISA v1.0） |
| 乘加单元 |
2× 32×32 MAC / cycle |
| 浮点 |
单精度 IEEE-754（可选） |
| 定点 |
16/24/32-bit Q-format |
| 寄存器堆 |
32× 32-bit 通用 + 8× 累加器 |
| I-Cache |
16 KB 2-way |
| D-Cache |
32 KB 4-way |
2.3 内存架构
| 项 |
容量 |
特性 |
| 片上 SRAM |
256 KB |
单周期访问、ECC 保护 |
| ROM |
64 KB |
启动代码 + 安全库 |
| OTP |
4 KB |
密钥、序列号、校准数据 |
| 外部 Flash |
最大 128 MB |
SPI NOR，支持 XiP |
2.4 音频接口
I²S / TDM
| 参数 |
规格 |
| I²S 通道 |
8 输入 + 8 输出（独立时钟域） |
| TDM 模式 |
支持 TDM-4 / TDM-8 / TDM-16 |
| 位宽 |
16 / 24 / 32-bit |
| 采样率 |
8 / 16 / 32 / 44.1 / 48 / 96 / 192 kHz |
| 主/从模式 |
可配置 |
| 时钟精度 |
±50 ppm（配套晶振） |
ASRC（异步采样率转换）
- 2 路 ASRC，支持任意输入 → 48/96 kHz 输出
- 转换精度：THD+N ≤ -120 dB
2.5 通信接口
| 接口 |
数量 |
速率 |
备注 |
| CAN-FD |
2 |
5 Mbps |
ISO 11898-1 |
| UART |
2 |
6 Mbps |
支持 DMA |
| SPI |
2 |
50 MHz |
主/从可切 |
| I²C |
2 |
1 MHz |
Fast+ Mode |
| GPIO |
32 |
— |
可复用功能引脚 |
| JTAG |
1 |
— |
IEEE 1149.1 调试 |
2.6 安全引擎
| 功能 |
实现 |
| 对称加密 |
AES-128/256 硬件加速（ECB/CBC/CTR/GCM） |
| 哈希 |
SHA-1/256/512 |
| 签名验证 |
RSA-2048 / ECDSA-P256 |
| 随机数 |
TRNG（真随机数，NIST SP800-90B 合规） |
| 安全启动 |
Secure Boot（OTP 存储根密钥） |
| 国密（可选） |
SM2/SM3/SM4（D2 起标配） |
2.7 时钟与电源管理
- 主时钟源：外部 25 MHz 晶振（可替换为 12 / 24 / 40 MHz）
- PLL：3 个（CPU / 音频 / 接口），倍频可编程
- 低功耗模式：Active / Sleep / Deep Sleep / Shutdown 四级
- WDT：看门狗 + 独立看门狗双保险
2.8 封装与引脚
LQFP-64（D1-L 型号）
- 封装尺寸：10×10 mm，0.5 mm 间距
- 引脚分配：电源 8 / GND 8 / 音频 IO 24 / 通信 12 / GPIO 8 / 调试 4
BGA-100（D1-B 型号）
- 封装尺寸：7×7 mm，0.5 mm BGA 间距
- 引脚分配：电源 12 / GND 20 / 音频 IO 32 / 通信 16 / GPIO 16 / 调试 4
引脚详表
完整 Pin-out 与复用功能表另见独立附录 D3-execution/xidsp-d1-pinout.xlsx（Phase 3 发布）。
3. 性能指标
3.1 音频性能
| 指标 |
数值 |
条件 |
| THD+N |
≤ -105 dB |
1 kHz / 48 kHz / 24-bit |
| SNR |
≥ 115 dB |
A-weighted |
| 通道隔离 |
≥ 120 dB |
1 kHz |
| 动态范围 |
120 dB |
24-bit 定点路径 |
| 频响平坦度 |
±0.1 dB |
20 Hz - 20 kHz |
3.2 算法基准（典型 MIPS 占用）
| 算法 |
D1 MIPS |
说明 |
| 5 段参数 EQ × 8ch |
30 |
XiAlgo-FX · 48 kHz |
| 3 段动态压缩 × 8ch |
20 |
XiAlgo-FX |
| 路噪降噪（NLMS 自适应） |
60 |
XiAlgo-NR |
| 多音区（4 Zone 独立） |
40 |
XiAlgo-Zone |
| 车厢混响 |
30 |
XiAlgo-FX |
| 合计（典型整车方案） |
180 |
余量 120 MIPS 给客户扩展 |
3.3 延迟
| 路径 |
延迟 |
说明 |
| I²S in → I²S out（最小路径） |
≤ 1 ms |
@ 48 kHz，绕过算法 |
| 典型算法链 |
≤ 5 ms |
EQ + DRC + Zone |
| 最长算法链（含 NR） |
≤ 15 ms |
整车方案 |
4. 认证与合规
4.1 认证清单
| 标准 |
等级 |
目标时间 |
状态 |
| AEC-Q100 |
Grade 2 |
2027 H2 |
规划中 |
| ISO 26262（D2 起） |
ASIL-B |
2028 |
D2 预研 |
| EMC |
GB/T 18655 |
2027 Q2 |
规划中 |
| EMC |
ISO 11452 |
2027 Q2 |
规划中 |
| RoHS / REACH |
— |
出货前 |
强制 |
| 国密（可选） |
商用 |
2028 D2 |
D2 起可选 |
4.2 可靠性指标
| 指标 |
目标值 |
测试方法 |
| MTBF |
≥ 1,000,000 h |
JESD217 计算 |
| HTOL 寿命测试 |
1000 h @ 125°C 无失效 |
AEC-Q100-008 |
| 温度循环 |
1000 次 @ -40~+125°C 无失效 |
AEC-Q100-010 |
| ESD HBM |
≥ 2 kV |
AEC-Q100-002 / JS-001 |
| ESD CDM |
≥ 500 V |
AEC-Q100-011 / JS-002 |
| Latch-up |
≥ 100 mA |
JESD78 |
5. 软件与工具链
5.1 配套软件栈
graph TB
App[客户应用层]
App --> XiAlgo[XiAlgo 算法库]
XiAlgo --> XiCore[XiCore 运行时]
XiCore --> HAL[XiHAL 硬件抽象层]
HAL --> XiDSP[XiDSP 硬件]
Studio[XiStudio IDE] -.烧录.-> XiDSP
class App xyL5
class XiAlgo xyL3
class XiCore,HAL xyL2
class XiDSP xyL0
class Studio xyL4
5.2 开发工具
| 工具 |
用途 |
许可 |
| XiStudio |
IDE / 图形化流图编辑 |
Community 免费 / Pro 订阅 |
| XiForge |
自定义算法与调音 UI |
Enterprise 内置 |
| 命令行 SDK |
批量构建 / CI |
免费 |
| JTAG 调试器 |
硬件调试 |
Xisound 原厂或第三方兼容 |
5.3 固件支持
- 烧录协议：自研 XiFlash v1.0（USB 与串口双通道）
- FOTA：AES-128 加密 + RSA-2048 签名
- 热切换：算法模块运行时替换，不重启
- 调试：支持断点、单步、实时寄存器查看
6. 订货信息
6.1 型号命名规则
XiDSP - [型号] [封装] [温度] [认证] [版本]
例： XiDSP-D1-BQ-A2-E1-V10
D1 芯片 · BGA-100 · Q 级温度 · AEC-Q100 G2 · E1 工程样品 · v1.0
| 位置 |
含义 |
选项 |
| [型号] |
Die |
D1 / D2 / D3 / D4 / A1 |
| [封装] |
封装形式 |
L（LQFP-64）/ B（BGA-100/196/256） |
| [温度] |
工作范围 |
C（商业 0~+70）/ I（工业 -40~+85）/ Q（车规 -40~+105） |
| [认证] |
认证等级 |
A2（AEC-Q100 G2）/ A1（G1） |
| [版本] |
产品阶段 |
E1（工程样品）/ M1（量产） |
6.2 MOQ 与交期
- 样品：10 颗起订，交期 2 周
- 小批量：1000 颗起，交期 8 周
- 量产：10 万颗起，MOQ 100K，交期 12-16 周
- 长订单：大客户可锁定年度产能
7. 验收与测试
7.1 出厂测试（100%）
- 全功能电测（I²S / TDM / CAN / UART / SPI / GPIO）
- 时序测试（关键接口 setup/hold）
- 漏电流测试
- 温度点测（室温 25°C）
7.2 抽样测试（AQL 0.1%）
7.3 客户 XiTest 回归建议
- 算法链路完整跑通
- 72 小时 burn-in 加速老化
- EMC 客户端整车测试（Tier1 / 主机厂侧）
8. 与其他产品的接口
| 产品 |
接口方式 |
说明 |
| XiStudio |
XiFlash v1.0 烧录 |
USB / 串口 |
| XiAlgo |
ABI v1.0 |
二进制兼容 |
| XiCore |
固化在芯片 ROM |
支持动态更新 |
| XiAmp |
I²S / TDM 输出 |
8ch 典型 |
| XiTest |
JTAG + 专用测试脚本 |
量产自动化 |
9. 风险与已知限制
9.1 已知限制（D1）
- 不支持硬件浮点（仅定点）—— D2 起标配
- AI 加速器缺失 —— A1 专用芯片弥补
- 无 Ethernet MAC —— D3 起规划
- ASRC 仅 2 路 —— D2 起扩至 4-8 路
9.2 规格变更流程
任何规格修改需经：
1. 产品中心 + 研发中心 + 客户代表三方评审
2. ADR 文档归档
3. 若在 RTL 冻结前：直接修改；若在 tapeout 后：需要下一版本迭代
10. 附录
10.1 关联文档
10.2 外部标准参考
- AEC-Q100 Rev-J
- ISO 26262:2018
- IEEE 1149.1（JTAG）
- I²S Philips Specification Rev-06
- ISO 11898-1（CAN-FD）
10.3 版本历史
| 版本 |
日期 |
要点 |
| v1.0 |
2026-05-05 |
首版 · D1 详细规格 + D2-A1 系列能力对照 |
spec.md · D2-P2-SPEC-001 · v1.0 · 2026-05-05 · Xisound 研发中心 · 芯片团队