XiDSP PRD · v1.0

XiDSP 产品需求文档

羲音芯 · L0 车规级音频 DSP 芯片

文档版本：v1.0 · 文档编号：D2-P2-PRD-001 · 目标首发：XiDSP-D1（2026 Q3 回片）· 发布日期：2026-05-05

The Silicon Behind Every Sound

5

芯片型号

L0

产品层级

AEC-Q100

车规认证目标

XiDSP 产品需求文档 PRD v1.0

摘要

XiDSP（羲音芯）是 Xisound 六层产品矩阵的基础层 L0——车规级音频专用 DSP 芯片。 本 PRD 定义 XiDSP 系列（D1 入门 / D2 主流 / D3 高端 / D4 旗舰 / A1 AI 专用）的产品定位、规格、认证、商业模式与首发 D1（2026 Q3 回片） 的详细需求。

关键约束

芯片流片后不可修改。所有 PRD 版本变更必须在 tapeout 前冻结。 所有算法链路必须通过 XiTest 完整回归 后再 Tapeout。

---

1. 产品定位

1.1 一句话定位

XiDSP：让中国每一辆智能汽车都用得起的车规级音频 DSP。

1.2 产品目标

• L0 芯片筑底：支撑 Xisound 六层全栈闭环
• 车规认证：AEC-Q100 Grade 2（-40°C ~ +105°C）
• 国产替代：对标 ADI SHARC / Cirrus 系列
• 生态绑定：原生支持 XiStudio 烧录 + XiCore 运行时 + XiAlgo 算法

1.3 目标市场

graph LR
    XiDSP[XiDSP] --> M1[主机厂前装<br/>XiAmp 量产]
    XiDSP --> M2[Tier1 车载音响]
    XiDSP --> M3[后装改装<br/>XiBox]
    XiDSP --> M4[智能音响<br/>非车场景]

    class XiDSP xyL0
    class M1,M2,M3 xyL3
    class M4 xyL2

主战场：车规前装（L0 芯片必须走车规路线）。

---

2. 产品系列规划

2.1 五型号分层

型号	定位	制程	MIPS	内存	目标价（颗）	首发时间
D1	入门级	28nm	300	256KB SRAM	¥30	2026 Q3 回片
D2	主流级 + AI	22nm	1200	1MB SRAM	¥60	2027 Q3 回片
D3	高端旗舰	22nm	3000	4MB SRAM	¥120	2028 Q3 回片
D4	车载旗舰 + HiFi	16nm	6000	8MB SRAM	¥250	2029 规划
A1	AI 专用	16nm	AI TOPS 级	16MB	TBD	2029 预研

定价为行业通用参考 · 需 CFO + 供应链定稿

2.2 演进路线

graph LR
    D1[D1 · 28nm<br/>2026 Q3] --> D2[D2 · 22nm + AI<br/>2027 Q3]
    D2 --> D3[D3 · 22nm 旗舰<br/>2028 Q3]
    D3 --> D4[D4 · 16nm<br/>2029 规划]
    D2 --> A1[A1 · AI 专用<br/>2029 预研]

    class D1 xyL1
    class D2,D3 xyL3
    class D4,A1 xyL5

---

3. XiDSP-D1 详细规格（首发版本）

3.1 关键指标

类别	参数	指标
制程	工艺节点	28nm HPC
计算	DSP 核心	单核 VLIW DSP
计算	主频	400 MHz（typical）
计算	MIPS	300
存储	片上 SRAM	256 KB
存储	外部 Flash	SPI NOR Flash，支持 XiP
音频 IO	I²S 通道	8 路 in + 8 路 out
音频 IO	TDM	支持 TDM-8 / TDM-16
音频 IO	采样率	48 / 96 / 192 kHz
通信	CAN-FD	2 路
通信	UART / SPI / I²C	各 2 路
功耗	typical	≤ 500 mW（全速）
封装	形式	LQFP-64 / BGA-100
温度	工作范围	-40°C ~ +105°C（AEC-Q100 Grade 2）

3.2 系统架构

graph TB
    CPU[DSP 核心<br/>VLIW 400MHz] --> MEM[片上 SRAM<br/>256KB]
    CPU --> MMU[Memory Management]

    MMU --> I2S[I²S 8in/8out]
    MMU --> TDM[TDM 控制器]
    MMU --> SPI[SPI Flash 控制器]
    MMU --> CAN[CAN-FD ×2]
    MMU --> Uart[UART/SPI/I²C]
    MMU --> JTAG[JTAG 调试]

    Security[安全引擎<br/>AES-128 / SHA-256] --> MMU
    Clock[时钟树 + PLL] --> CPU

    class CPU xyL0
    class MEM,MMU xyL1
    class I2S,TDM,SPI,CAN,Uart,JTAG xyL2
    class Security,Clock xyL3

3.3 XiCore 运行时支持

• 内置 XiCore v1.0 Runtime
• 支持动态固件加载（XiStudio 烧录）
• 支持 FOTA 升级 + 安全校验（RSA-2048 签名）
• 支持算法热切换（不重启）

3.4 典型应用场景

graph LR
    Mic[麦克风 8ch] --> D1[XiDSP-D1<br/>处理]
    D1 --> Amp[功放 8ch]
    D1 --> CAN_Bus[CAN-FD 总线<br/>与主机通信]

    class Mic,Amp xyL2
    class D1 xyL0
    class CAN_Bus xyL3

典型算法组合（MIPS 预算 300）：

• EQ 多段（30 MIPS）
• 动态压缩（20 MIPS）
• 路噪降噪（60 MIPS）
• 多音区分配（40 MIPS）
• 混响（30 MIPS）
• 余量 120 MIPS 用于客户扩展

---

4. 车规认证

4.1 AEC-Q100 认证

• 等级目标：Grade 2（-40°C ~ +105°C）
• 启动时间：2027 H1（D2 tapeout 前）
• 认证机构：（待定 · TÜV / UL / 国内认可机构）
• 预估周期：12-18 个月
• 预估费用：¥500-1500 万（含测试样品）

4.2 其他认证

• ISO 26262 功能安全：ASIL-B 目标（D2 起）
• 国密算法：支持 SM2/SM3/SM4（D2 起可选）
• EMC/EMI：符合 GB/T 18655 / ISO 11452

4.3 车规关键验证

graph TB
    S1[样品] --> T1[温度循环<br/>-40 ~ +125°C × 1000 次]
    S1 --> T2[湿度老化<br/>85%RH 1000h]
    S1 --> T3[振动测试<br/>ISO 16750-3]
    S1 --> T4[ESD<br/>HBM 2kV / CDM 500V]
    S1 --> T5[寿命老化<br/>HTOL 1000h]

    T1 & T2 & T3 & T4 & T5 --> Pass{全部通过?}
    Pass -- 是 --> Cert([AEC-Q100 认证])
    Pass -- 否 --> Fix[修复 + 重测]

    class S1 xyL0
    class T1,T2,T3,T4,T5 xyL2
    class Pass xyWarn
    class Cert xySuccess
    class Fix xyError

---

5. 与生态产品的关系

5.1 纵向关系（Xisound 闭环）

graph TB
    XiStudio[XiStudio<br/>L4 IDE] --> XiCore[XiCore<br/>运行时]
    XiAlgo[XiAlgo<br/>L3 算法] --> XiCore
    XiCore --> XiDSP[XiDSP<br/>L0 芯片]
    XiDSP --> XiAmp[XiAmp<br/>L1 功放]
    XiDSP --> XiBox[XiBox<br/>L1 盒子]

    XiTest[XiTest<br/>L2 测试] -.回归.-> XiDSP
    XiCal[XiCal<br/>L2 多路采集] -.验证.-> XiAmp

    class XiStudio xyL4
    class XiAlgo xyL3
    class XiCore,XiDSP xyL0
    class XiAmp,XiBox xyL1
    class XiTest,XiCal xyL2

5.2 横向接口（对客户）

接口	描述	对象
物理封装	LQFP-64 / BGA-100	硬件工程师
开发工具	XiStudio 原生支持	算法工程师
算法库	XiAlgo 全套件兼容	算法工程师
烧录协议	自研 XiFlash v1.0	产线工程师
调试接口	JTAG + XiProbe	调试工程师
文档	Datasheet + 用户手册	所有人

---

6. 研发流程（D1 首发）

6.1 全流程时间表

gantt
    title XiDSP-D1 研发时间表（21 个月）
    dateFormat YYYY-MM
    axisFormat %Y-%m
    section 前端设计
    架构 + ISA 冻结     :2026-01, 3M
    RTL 设计            :2026-02, 6M
    验证（UVM）          :2026-04, 5M
    section 后端设计
    综合 + 布局布线     :2026-07, 3M
    DRC/LVS 签核         :2026-09, 1M
    section 流片
    MPW Tapeout          :milestone, 2026-09, 0d
    晶圆制造             :2026-10, 3M
    section 验证
    回片 bring-up        :2026-12, 2M
    样品测试             :2027-01, 3M
    section 量产
    小批量供货           :milestone, 2027-03, 0d

6.2 关键里程碑

• 2026 Q1：架构冻结 · ISA 定义完成
• 2026 Q2：RTL 冻结 · 首次全芯片仿真通过
• 2026 Q3 初：后端签核 · MPW tapeout
• 2026 Q3 末：回片 · bring-up 启动
• 2026 Q4：样品测试 + XiStudio 联调 + 小批量供货
• 2027 Q1：首批客户（XiBox 自消化）量产出货

6.3 流片策略

• 首次：28nm MPW（多项目晶圆）· 降低首次成本风险
• 规模量产：转 MLM / 全掩膜流片
• 备选代工：国内主力（如中芯国际）+ 海外备份
• 2 次 MPW 预算：防范首次失败

---

7. 成本与定价

7.1 单颗成本拆解（D1 · 量产阶段参考）

行业参考 · 需供应链定稿

成本项	单颗参考（¥）
晶圆（28nm，12 寸 wafer）	12
封装（LQFP-64）	3
测试	2
良率损耗（10%）	1.5
合计 COGS	~18
目标售价	~30
毛利率	~40%

7.2 定价策略

• 初期（2026-2027）：¥30/颗（D1）—— 对标进口 30-40%
• 规模量产后：¥20/颗（通过制程 + 良率优化）
• 大客户折扣：10-30% 阶梯（年度采购量）
• IP 授权：单项目 ¥500 万 + Royalty ¥3/颗（Tier1 IDM 模式）

---

8. 质量与可靠性

8.1 可靠性指标

• MTBF（平均无故障时间）：> 100 万小时
• AEC-Q100 寿命测试：1000 小时 HTOL 无失效
• BIT 位翻转率：< 1e-15 / bit·hour
• ESD：HBM ≥ 2kV，CDM ≥ 500V

8.2 测试覆盖

• 出厂测试：100% 全功能测试
• 采样检测：每批次 AQL 0.1% 抽测
• 客户上线：XiTest 全回归验证
• 量产 FA：Failure Analysis 流程

---

9. 风险与应对

9.1 风险矩阵

风险	概率	影响	缓解
首次流片失败	中	高	2 次 MPW 预算 + 外部 IP 顾问
AEC-Q100 延期	中	高	12 个月前置 + 专职质量
产能受限	中	中	双代工 + 长订单锁定
市场定价压力	中	中	差异化功能 + 全栈闭环
IP 侵权诉讼	低	高	FTO 检索 + IP 保险

9.2 关键假设

• Seed + Pre-A 融资按时关闭（覆盖 MPW 成本）
• 芯片团队核心人员到岗（2026 Q1 前 15 人）
• 代工厂产能 2026 Q2 锁定
• XiAlgo 首批算法在回片时就绪

---

10. 商业模式

10.1 三种商业模式

模式	目标客户	收入	毛利
芯片直销	Tier1 / 主机厂	按颗销售	40-58%
IP 授权	IDM 芯片厂	一次 + Royalty	90%+
方案打包	后装市场	XiBox 含芯片 + 算法	综合 35%

10.2 D1 首年目标

• 2026 Q4：样品客户 10 家 + 小批量 1-3 万颗
• 2027 Q1：D1 累计出货 10 万颗
• 2027 全年：D1 累计出货 30 万颗（D2 上量后 D1 逐步降定位）

---

11. 验收标准（D1 量产 GA）

11.1 功能完整性

• MIPS ≥ 300 @ 400MHz 达标
• 音频 IO 8in/8out 完整
• I²S / TDM / SPI / CAN-FD 功能验证通过
• XiStudio 烧录联调通过
• XiCore v1.0 运行时完整

11.2 质量门槛

• 首次流片一次性通过（首硅可用）
• 全温度段（-40 ~ +105°C）功能正常
• 良率 ≥ 85%（量产初期）
• 客户端 XiTest 全回归通过

11.3 文档就绪

• Datasheet（中英双语）
• 参考设计（Ref Design）
• Application Note（典型场景 5+）
• 封装规格图

11.4 生态就绪

• XiStudio 原生支持
• 至少 XiAlgo-FX 算法可用
• XiBox 自产品已跑通

---

附录 A · 版本历史

版本	日期	要点
v1.0	2026-05-05	首版 PRD，涵盖 D1-A1 五型号 + D1 详细规格

附录 B · 参考

• 产品矩阵 V1.1
• 3 年 Roadmap
• XiStudio PRD
• 财务模型
• AEC-Q100 Rev-J 标准
• ISO 26262 功能安全标准

---

prd.md · D2-P2-PRD-001 · v1.0 · 2026-05-05 · Xisound 产品中心 · 芯片+云产品组