[12:08:01] XiStudio 启动 · 场景:链路设计
[12:08:02] 加载 Workspace: DemoCar_8ch · 4 套设计方案
[12:08:03] 解析 main_chain.xilink: 5 nodes / 5 edges
[12:08:04] 编译 (Target=XiDSP-D1, sr=48000, bs=64) ...
[12:08:05] ✔ 编译成功 · MemPool=12.4 MB · CPU=18%
[12:08:05] ⚠ Limiter#1 阈值未设定,使用默认 -1dBFS
[12:08:06] ✔ XiDSP-D1 已应用配置 · latency=1.33ms
[12:08:09] XiMind: 检测到 PEQ#1 段1/段3 频点过近,建议合并